用于网同步的数字处理智能锁相环

何岩

doi:10.13756/j.gtxyj.1989.02.004

您当前的位置：

首页 >

文章列表页 >

用于网同步的数字处理智能锁相环

- 用于网同步的数字处理智能锁相环
- Digital Processing Phase-locked Loop for Network Synchronization
- 光通信研究 1989年第2期页码：28-34
- 作者机构：
  
  邮电部激光通信研究所
- 作者简介：
- 基金信息：
- DOI：10.13756/j.gtxyj.1989.02.004
  中图分类号：
- 纸质出版日期：1989，
扫描看全文
[1]何岩.用于网同步的数字处理智能锁相环[J].光通信研究,1989(02):28-34.

He Yan. Digital Processing Phase-locked Loop for Network Synchronization[J]. 1989,(2):28-34.
[1]何岩.用于网同步的数字处理智能锁相环[J].光通信研究,1989(02):28-34. DOI： 10.13756/j.gtxyj.1989.02.004.

He Yan. Digital Processing Phase-locked Loop for Network Synchronization[J]. 1989,(2):28-34. DOI： 10.13756/j.gtxyj.1989.02.004.

摘要

把大规模集成电路和计算机结合

构成数字处理智能锁相环（DP-PLL）。DP-PLL依靠存贮程序控制获得较好的同步性能

可以抑制很低频率的相位抖动及具有一定抗输入信号扰动的能力

是实现网同步的理想部件。本文主要论述DP-PLL系统的结构、设计方法和实验结果。

Abstract

By combining LSI with computers

an intelligent phase-locked loop using digital processing （DP-PLL） can be created. It features a excellent performance of synchronization by a stored program control

and it is an ideal component for network synchronization

because it is able to suppress the ex（?）remely low frequency jittering and can tolerate disturbances of input signal. This paper mainly describes the structure and the design method of the DPPLL. The results of the experiment and the test of the DP-PPL are also presented.

关键词

Keywords

references

更多指标>

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

暂无数据