SDH解同步电路设计

江榕; 田立人

doi:10.13756/j.gtxyj.1999.04.001

您当前的位置：

首页 >

文章列表页 >

SDH解同步电路设计

- SDH解同步电路设计
- Design of Desynchronous Circuit in SDH System
- 光通信研究 1999年第4期页码：1-3
- 作者机构：
  
  武汉邮电科学研究院,湖北,武汉,430074
- 作者简介：
- 基金信息：
- DOI：10.13756/j.gtxyj.1999.04.001
  中图分类号： TN914.332
- 纸质出版日期：1999，
扫描看全文
[1]江榕,田立人.SDH解同步电路设计[J].光通信研究,1999(04):1-3+7.

JIANG Rong, \ TIAN Li ren. Design of Desynchronous Circuit in SDH System[J]. 1999,(4):1-3.
[1]江榕,田立人.SDH解同步电路设计[J].光通信研究,1999(04):1-3+7. DOI： 10.13756/j.gtxyj.1999.04.001.

JIANG Rong, \ TIAN Li ren. Design of Desynchronous Circuit in SDH System[J]. 1999,(4):1-3. DOI： 10.13756/j.gtxyj.1999.04.001.

摘要

在ＳＤＨ同步系统中，解同步电路直接关系到输出抖动的指标，设计的关键是比特泄漏和锁相环电路。本文使用自适应比特泄漏法，给出了一个比特泄漏和锁相环电路设计实例，并给出了测试结果

Abstract

In SDH system desynchronizer

the bit leaking and PLL circuit is the key technical problem in the design. This paper describes a example of the desynchronous circuit which based on adaptive bit leaking

and the jitter measurement result is given.

关键词

比特泄漏锁相环抖动

Keywords

bit leaking\ PLL\ jitter

references

更多指标>

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

一种比特泄漏的优化方案—调制前馈泄漏法

自适应门限调制法及特点

PDH信号在SDH和PDH混合网中传输时指针调整抖动的积累规律

SDH解同步电路设计

Design of Desynchronous Circuit in SDH System

DOI：10.13756/j.gtxyj.1999.04.001

摘要

Abstract

关键词

Keywords

references