160Gbit/s交叉连接芯片总体方案设计

蒋林; 章倩苓; 吕建东

doi:10.13756/j.gtxyj.2004.03.013

您当前的位置：

首页 >

文章列表页 >

160Gbit/s交叉连接芯片总体方案设计

- 160Gbit/s交叉连接芯片总体方案设计
- Overall scheme design of 160 Gbit/s SDH digital cross connect chip
- 光通信研究 2004年第3期页码：45-48
- 作者机构：
  
  1.   复旦大学专用集成电路与系统国家重点实验室
  2.   西安邮电学院计算机系上海200433西安邮电学院计算机系
  3.   陕西西安710061
  4.   上海200433
- 作者简介：
- 基金信息：
  
  国家"十五"科技攻关计划资助项目（2002BA106B06）;国家"八六三计划"资助项目（2003AA1Z1190）
- DOI：10.13756/j.gtxyj.2004.03.013
  中图分类号： TN402
- 纸质出版日期：2004，
扫描看全文
[1]蒋林,章倩苓,吕建东.160Gbit/s交叉连接芯片总体方案设计[J].光通信研究,2004(03):45-48.

JIANG Lin~. Overall scheme design of 160 Gbit/s SDH digital cross connect chip[J]. 2004,(3):45-48.
[1]蒋林,章倩苓,吕建东.160Gbit/s交叉连接芯片总体方案设计[J].光通信研究,2004(03):45-48. DOI： 10.13756/j.gtxyj.2004.03.013.

JIANG Lin~. Overall scheme design of 160 Gbit/s SDH digital cross connect chip[J]. 2004,(3):45-48. DOI： 10.13756/j.gtxyj.2004.03.013.

摘要

首先在明确40Gbit/sSDH（STM 256）光纤通信设备要求的基础上

确定了芯片与外围电路的电路、功能和时序接口

制订了满足设备需要并利于ASIC实现的芯片技术规范;其次

进行了芯片的总体方案设计

按照自顶向下的全正向设计方法进行了芯片的逻辑结构设计

并合理安排了芯片的寄存器结构;行为级仿真结果表明

方案是可行的.

Abstract

This thesis focuses on the toplevel design of the digital cross connect （DXC） chip. Based on the precept of 40 Gbit/s SDH （STM-256） fiber-optical communication devices & system

the design target of the chip is specified at the beginning

the functions

circuit and timing interface are clearly defined. Then the logic architecture is discussed with top to down design method. At last

the arrangements of registers are given.

关键词

同步数字体系数字交叉连接专用集成电路

Keywords

SDHDXCASIC

references

更多指标>

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

60Gbit/s宽带电路交换ASIC芯片设计

基于程控仪器标准命令的光缆监测系统设计

IP化趋势下数字同步网部署策略探讨

OTN与PTN、SDH技术在电力通信网的应用

基于ASON的电力通信网演进策略