60Gbit/s宽带电路交换ASIC芯片设计

孟李林

doi:10.13756/j.gtxyj.2007.04.014

您当前的位置：

首页 >

文章列表页 >

60Gbit/s宽带电路交换ASIC芯片设计

- 60Gbit/s宽带电路交换ASIC芯片设计
- Design of ASIC chips for 60 Gbit/s broadband circuit switching
- 光通信研究 2007年第4期页码：49-51
- 作者机构：
  
  西安邮电学院ASIC设计中心,陕西,西安,710061
- 作者简介：
- 基金信息：
  
  国家“八六三计划”资助项目（2003AA1Z1190）
- DOI：10.13756/j.gtxyj.2007.04.014
  中图分类号： TN492
- 纸质出版日期：2007，
扫描看全文
[1]孟李林.60Gbit/s宽带电路交换ASIC芯片设计[J].光通信研究,2007(04):49-51.

Meng Lilin. Design of ASIC chips for 60 Gbit/s broadband circuit switching[J]. 2007,(4):49-51.
[1]孟李林.60Gbit/s宽带电路交换ASIC芯片设计[J].光通信研究,2007(04):49-51. DOI： 10.13756/j.gtxyj.2007.04.014.

Meng Lilin. Design of ASIC chips for 60 Gbit/s broadband circuit switching[J]. 2007,(4):49-51. DOI： 10.13756/j.gtxyj.2007.04.014.

摘要

文章提出了一种60 Gbit/s宽带电路交换专用集成电路（ASIC）芯片的设计实现方案。针对设计芯片速度快、规模大和功耗大等特点

给出了采用流水线设计思想和优化结构处理技术的电路设计解决方案。同时还给出了采用现场可编程门阵列（FPGA）芯片对设计电路进行功能验证的结果和ASIC流片的基本数据。

Abstract

This article presents a design scheme for ASIC chips used for 60 Gbit/s broadband circuit switching.A pipeline design concept and optimum structuring technology are put forward for fast-speed

large-size and high-power-consumption chips.The circuit functions are verified with altera FPGA chips and the results of the verification and its ASIC synthesis with Synopsys DC are given.

关键词

专用集成电路现场可编程门阵列同步数字体系电路交换

Keywords

ASICFPGASDHcircuit switch

references

更多指标>

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

160Gbit/s交叉连接芯片总体方案设计

基于串并收发器技术的照射制导2.5 Gbit/s光电系统

基于FPGA的混沌神经网络同步实时实现

基于程控仪器标准命令的光缆监测系统设计

IP化趋势下数字同步网部署策略探讨