基于FPGA的PCM帧同步检测及告警电路的设计

朱剑平; 李文耀

doi:10.13756/j.gtxyj.2008.02.001

您当前的位置：

首页 >

文章列表页 >

基于FPGA的PCM帧同步检测及告警电路的设计

- 基于FPGA的PCM帧同步检测及告警电路的设计
- Design and implementation of an FPGA-based PCM frame synchronization detection and alarm system
- 光通信研究 2008年第2期页码：11-13
- 作者机构：
  
  1. 光纤通信技术和网络国家重点实验室武汉邮电科学研究院
  2. 光纤通信技术和网络国家重点实验室武汉邮电科学研究院湖北武汉430074
- 作者简介：
- 基金信息：
- DOI：10.13756/j.gtxyj.2008.02.001
  中图分类号： TN791
- 纸质出版日期：2008，
扫描看全文
[1]朱剑平,李文耀.基于FPGA的PCM帧同步检测及告警电路的设计[J].光通信研究,2008(02):11-13.

Zhu Jianping, Li Wenyao. Design and implementation of an FPGA-based PCM frame synchronization detection and alarm system[J]. 2008,(2):11-13.
[1]朱剑平,李文耀.基于FPGA的PCM帧同步检测及告警电路的设计[J].光通信研究,2008(02):11-13. DOI： 10.13756/j.gtxyj.2008.02.001.

Zhu Jianping, Li Wenyao. Design and implementation of an FPGA-based PCM frame synchronization detection and alarm system[J]. 2008,(2):11-13. DOI： 10.13756/j.gtxyj.2008.02.001.

摘要

帧同步单元是脉冲编码调制（PCM）设备中的重要部分。文章采用现场可编程门阵列（FPGA）设计了一种基于同步状态机的帧同步检测电路

该电路具有帧同步的前方保护、后方保护和循环冗余校验（CRC）复帧同步保护功能

大大降低了漏同步和假同步概率

并提供CRC误块检出功能

可以集成在一片FPGA芯片内

用于数字通信系统收端的帧同步和定时。

Abstract

Frame synchronization is an important part of PCM equipment.In this text

a synchronous state machine-based frame synchronization detection circuit is designed

which has front and rear protection for frame synchronization and protection for CRC multi-frame synchronization

greatly reducing the probabilities of leak and false synchronizations and providing CRC error detection.It can be integrated into one FPGA chip and used for the frame synchronization and timing in the receiver side of digital communication systems.

关键词

帧同步状态机现场可编程门阵列电路设计

Keywords

frame synchronizationstate machineFPGAcircuit design

references

更多指标>

浏览量

311

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

ADPCM语音解码合成输出系统的设计

基于串并收发器技术的照射制导2.5 Gbit/s光电系统

基于FPGA的混沌神经网络同步实时实现

高速量子随机数产生中的实时并行后处理

可重构阵列处理器光电混合互连原型系统实现