一种新的AES算法的FPGA实现方法研究

李霞; 黄元波

doi:10.13756/j.gtxyj.2008.04.002

您当前的位置：

首页 >

文章列表页 >

一种新的AES算法的FPGA实现方法研究

- 一种新的AES算法的FPGA实现方法研究
- Study on a novel FPGA hardware implementation method for AES algorithms
- 光通信研究 2008年第4期页码：23-24
- 作者机构：
  
  光纤通信技术和网络国家重点实验室武汉邮电科学研究院
- 作者简介：
- 基金信息：
- DOI：10.13756/j.gtxyj.2008.04.002
  中图分类号： TN791
- 纸质出版日期：2008，
扫描看全文
[1]李霞,黄元波.一种新的AES算法的FPGA实现方法研究[J].光通信研究,2008(04):23-24+47.

Li Xia, Huang Yuanbo. Study on a novel FPGA hardware implementation method for AES algorithms[J]. 2008,(4):23-24.
[1]李霞,黄元波.一种新的AES算法的FPGA实现方法研究[J].光通信研究,2008(04):23-24+47. DOI： 10.13756/j.gtxyj.2008.04.002.

Li Xia, Huang Yuanbo. Study on a novel FPGA hardware implementation method for AES algorithms[J]. 2008,(4):23-24. DOI： 10.13756/j.gtxyj.2008.04.002.

摘要

文章主要讨论了高级加密标准（AES）算法在主频较低情况下的硬件实现。根据AES算法的结构特点和硬件实现的具体原理

提出了一种AES算法的硬件实现方法。该方法采用在单个时钟周期内执行多轮加密的策略

并使用流水线

做到了兼顾加密的速度和较低的时钟频率。最后

与现有的方法进行了分析比较。

Abstract

This paper focuses on the hardware implementation of AES algorithms at low master frequency.On the basis of the characteristics of AES algorithms and the specific principle of hardware implementation

it brings forward a hardware implementation method for AES algorithms

by which considerations are given to both encryption speed and low clock frequency by using the strategy of implementing multiple encryptions in single clock period and the pipeline.Finally

it makes analysis of and comparison between this new method and the existing ones.

关键词

密钥扩展轮变换流水线

Keywords

key expansionround transformationpipeline

references

更多指标>

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

基于网络处理器的VLAN的研究与实现

用流水线技术实现STM-16帧定位电路设计