LTE系统中PUSCH关键模块的FPGA实现

张忠波; 李小文; 姬自英

doi:10.13756/j.gtxyj.2010.05.012

您当前的位置：

首页 >

文章列表页 >

LTE系统中PUSCH关键模块的FPGA实现

无线通信

- LTE系统中PUSCH关键模块的FPGA实现
- FPGA implementation of PUSCH key modules in LTE Systems
- 光通信研究 2010年第5期页码：60-63
- 作者机构：
  
  重庆邮电大学
- 作者简介：
- 基金信息：
  
  国家科技重大专项基金资助项目（2009ZX3002-009）
- DOI：10.13756/j.gtxyj.2010.05.012
  中图分类号： TN929.5
- 纸质出版日期：2010，
扫描看全文
[1]张忠波,李小文,姬自英.LTE系统中PUSCH关键模块的FPGA实现[J].光通信研究,2010(05):60-63.

Zhang Zhongbo, Li Xiaowen, Ji Ziying. FPGA implementation of PUSCH key modules in LTE Systems[J]. 2010,(5):60-63.
[1]张忠波,李小文,姬自英.LTE系统中PUSCH关键模块的FPGA实现[J].光通信研究,2010(05):60-63. DOI： 10.13756/j.gtxyj.2010.05.012.

Zhang Zhongbo, Li Xiaowen, Ji Ziying. FPGA implementation of PUSCH key modules in LTE Systems[J]. 2010,(5):60-63. DOI： 10.13756/j.gtxyj.2010.05.012.

摘要

提出一种第三代合作伙伴（3GPP）长期演进（LTE）上行共享信道中传输预编码的实现方案

即基于现场可编程门阵列（FPGA）的多种混合基离散傅里叶变换/离散傅里叶逆变换（DFT/IDFT）处理器。这种DFT/IDFT处理器根据不同的输入数据长度进行动态配置

使硬件资源得到共享

处理速度及数据精度满足LTE系统测试要求。采用Verilog HDL语言在Xilinx公司的Virtex-5系列FPGA芯片内成功对该处理器模块进行了验证

并对其进行了优化。

Abstract

This paper presents a design method of transmission precoding in the PUSCH of the 3GPP LTE System

which is a FPGA-based DFT/IDFT processor.This processor can be dynamically configured according to different input data length

the hardware resources are shared and the processing speed and data accuracy meet the LTE system test requirements.This processor module is verified in Verilog HDL on Virtex 5 FPGA of Xilinx and is optimized.

关键词

物理上行共享信道离散傅里叶变换/离散傅里叶逆变换现场可编程门阵列

Keywords

PUSCHDFT/IDFTFPGA

references

更多指标>

浏览量

122

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

基于串并收发器技术的照射制导2.5 Gbit/s光电系统

基于FPGA的混沌神经网络同步实时实现

高速量子随机数产生中的实时并行后处理

可重构阵列处理器光电混合互连原型系统实现

基于高速串行收发器的单芯片光网络单元设计