您当前的位置:
首页 >
文章列表页 >
一种100 Gbit/s/400 Gbit/s光网络低时延FEC编译码的FPGA实现
光通信系统与网络技术
    • 一种100 Gbit/s/400 Gbit/s光网络低时延FEC编译码的FPGA实现

    • An Implementation of Low Latency FEC Encoding and Decoding for 100 Gbit/s/400 Gbit/s Optical Network based on FPGA

    • 光通信研究   2019年第6期 页码:21-26
    • DOI:10.13756/j.gtxyj.2019.06.005    

      中图分类号: TN791;TN929.1
    • 纸质出版日期:2019,

    扫 描 看 全 文

  • [1]施泓昊,吕建新.一种100 Gbit/s/400 Gbit/s光网络低时延FEC编译码的FPGA实现[J].光通信研究,2019(06):21-26+34. DOI: 10.13756/j.gtxyj.2019.06.005.

    SHI Hong-hao, Lü Jian-xin. An Implementation of Low Latency FEC Encoding and Decoding for 100 Gbit/s/400 Gbit/s Optical Network based on FPGA[J]. 2019,(6):21-26. DOI: 10.13756/j.gtxyj.2019.06.005.

  •  
  •  
更多指标>

0

浏览量

112

下载量

1

CSCD

文章被引用时,请邮件提醒。
提交
工具集
下载
参考文献导出
分享
收藏
添加至我的专辑

相关文章

暂无数据

相关作者

暂无数据

相关机构

暂无数据
0