SEC中的全数字锁相环的分析及设计

张继勇; 王爱国

doi:10.13756/j.gtxyj.2006.06.008

您当前的位置：

首页 >

文章列表页 >

SEC中的全数字锁相环的分析及设计

- SEC中的全数字锁相环的分析及设计
- Analysis and design of all digital phase-locked loops in SEC
- 光通信研究 2006年第6期页码：22-23
- 作者机构：
  
  1. 武汉邮电科学研究院
  2. 烽火通信科技股份有限公司
- 作者简介：
- 基金信息：
- DOI：10.13756/j.gtxyj.2006.06.008
  中图分类号： TN79;TN911.8
- 纸质出版日期：2006，
扫描看全文
[1]张继勇,王爱国.SEC中的全数字锁相环的分析及设计[J].光通信研究,2006(06):22-23+41.

Zhang Jiyong, Wang Aiguo. Analysis and design of all digital phase-locked loops in SEC[J]. 2006,(6):22-23.
[1]张继勇,王爱国.SEC中的全数字锁相环的分析及设计[J].光通信研究,2006(06):22-23+41. DOI： 10.13756/j.gtxyj.2006.06.008.

Zhang Jiyong, Wang Aiguo. Analysis and design of all digital phase-locked loops in SEC[J]. 2006,(6):22-23. DOI： 10.13756/j.gtxyj.2006.06.008.

摘要

文章首先介绍了全数字锁相环（ADPLL）的基本结构和工作原理

并进行了数学建模

计算了其主要的参数指标;然后

针对SDH设备时钟（SEC）设计了一种切实可行的低抖动ADPLL的电路结构

并对其各个组成部分进行了具体的电路分析和设计

通过微机适当配置

可以使该设计的结果得到优化;最后

通过现场可编程门阵列（FPGA）验证

给出了测试结果。

Abstract

In this paper

the basic structure and operating principle of ADPLL（All Digital Phase-Locked Loop） are first introduced

which is followed by the analyses of its mathematic model and the calculation of its main parameters.Then

a feasible low-jitter ADPLL circuit structure for SEC（SDH equipment clock）is designed and specific circuit analysis of and designs for each part of ADPLL made

which is optimized by appropriate CPU configurations.Finally

this circuit is verified by FPGA and the test result given.

关键词

全数字锁相环数控振荡器分频器抖动

Keywords

ADPLLDigital-Controlled Oscillator（DCO）dividerjitter

references

更多指标>

浏览量

135

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

基于业务监控的IP网络主动保护解决方案

OTN中ODU_k时钟的抖动性能要求

一种基于序列调制的自适应抖动抑制方案

SDH中恢复四次群时钟的自适应预测法

塞入式调整与指针调整的比较及抖动分析